Circuits séquentiels : Optimisation et Retiming

Dans cours

DEMO: laboris irure qui

Dolore nisi do sunt aute laboris duis fugiat. Excepteur aliqua pariatur non et consequat. Et est non nulla tempor minim proident. Laboris culpa ad fugiat enim voluptate eu. Culpa ipsum reprehenderit adipisicing aliqua do eu elit quis. Quis enim magna aliqua dolor nisi et deserunt do Lorem. Ullamco commodo officia eu dolor nisi voluptate cupidatat.

Connectez-vous pour voir cette section

Description

Cette séance de cours couvre le modèle structurel pour les circuits séquentiels, les réseaux logiques synchrones et les approches de la synthèse séquentielle, y compris les techniques de retiming. Il explique le retiming juridique, l'analyse affinée et le problème de retiming cycle-temps minimum avec des exemples.

Cette vidéo est disponible exclusivement sur Mediaspace pour un public restreint. Veuillez vous connecter à Mediaspace pour y accéder si vous disposez des autorisations nécessaires.

Regarder sur Mediaspace

Enseignant

Est sunt cillum laborum consectetur consectetur sunt. Ullamco exercitation qui eiusmod culpa pariatur reprehenderit irure est laboris cillum occaecat irure pariatur officia. Do irure minim quis deserunt incididunt velit pariatur esse proident dolore nostrud laboris veniam. Nostrud laborum in fugiat proident dolor deserunt velit. Aliquip ullamco qui incididunt velit labore esse labore enim ad nostrud qui.

Source officielle

https://mediaspace.epfl.ch/media/0_wvufxauq

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Proximité ontologique

Mathématiques

Mathématiques discrètes: Théorie des graphes

Électrotechnique

Ingénierie électronique: Électronique numérique

Séances de cours associées (33)