Personne

Odysseas Zografos

Cette personne n’est plus à l’EPFL

Publications associées (12)

À propos
Confidentialité
Mentions légales

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Connectez-vous pour utiliser Chat avec Graph Search

Odysseas Zografos

Graph Chatbot

Chattez avec Graph Search

Multiplier Architectures: Challenges and Opportunities with Plasmonic-based Logic

Multiplier Architectures: Challenges and Opportunities with Plasmonic-based Logic

Majority Logic Synthesis

Inverter Propagation and Fan-Out Constraints for Beyond-CMOS Majority-Based Technologies

Wave Pipelining for Majority-based Beyond-CMOS Technologies

Exact Synthesis for Logic Synthesis Applications with Complex Constraints

Inversion optimization in majority-inverter graphs

Design and Benchmarking of Hybrid CMOS-Spin Wave Device Circuits Compared to 10nm CMOS

Spintronic Majority Gates

System-level Assessment and Area Evaluation of Spin Wave Logic Circuits

Multiplier Architectures: Challenges and Opportunities with Plasmonic-based Logic

System-level Assessment and Area Evaluation of Spin Wave Logic Circuits

Exact Synthesis for Logic Synthesis Applications with Complex Constraints

Design and Benchmarking of Hybrid CMOS-Spin Wave Device Circuits Compared to 10nm CMOS

Majority Logic Synthesis

Inversion optimization in majority-inverter graphs

Wave Pipelining for Majority-based Beyond-CMOS Technologies

Spintronic Majority Gates

Inverter Propagation and Fan-Out Constraints for Beyond-CMOS Majority-Based Technologies

Multiplier Architectures: Challenges and Opportunities with Plasmonic-based Logic