Publication

Architectural improvements for field programmable counter arrays: enabling efficient synthesis of fast compressor trees on FPGAs

Publications associées (34)

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Connectez-vous pour utiliser Chat avec Graph Search

Faster ECC over $\mathbb{F}_{2^{521}-1}$

Robert Granger

In this paper we present a new multiplication algorithm for residues modulo the Mersenne prime

2^{521}−1

. Using this approach, on an Intel Haswell Core i7-4770, constant-time variable-base scalar multiplication on NIST’s (and SECG’s) curve P-521 requires ...

Springer Berlin Heidelberg2015

Architectural improvements for field programmable counter arrays: enabling efficient synthesis of fast compressor trees on FPGAs

Graph Chatbot

Chattez avec Graph Search

Designing a Virtual Runtime for FPGA Accelerators in the Cloud

Towards More Efficient Logic Blocks by Exploiting Biconditional Expansion

Faster ECC over $\mathbb{F}_{2^{521}-1}$

Improved carry chain mapping for the VTR flow

A New Basic Logic Structure for Data-Path Computation

Non-LUT field-programmable gate arrays

Generalised Mersenne Numbers Revisited

Efficient Arithmetic Logic Gates Using Double-Gate Silicon Nanowire FETs, invited paper

Liftings of reduction maps for quaternion algebras

Closing the Gap between FPGA and ASIC

Towards More Efficient Logic Blocks by Exploiting Biconditional Expansion

Designing a Virtual Runtime for FPGA Accelerators in the Cloud

Improved carry chain mapping for the VTR flow

Generalised Mersenne Numbers Revisited

Closing the Gap between FPGA and ASIC

Faster ECC over $\mathbb{F}_{2^{521}-1}$

Efficient Arithmetic Logic Gates Using Double-Gate Silicon Nanowire FETs, invited paper

Liftings of reduction maps for quaternion algebras

A New Basic Logic Structure for Data-Path Computation

Non-LUT field-programmable gate arrays