Puce d'accélération de réseaux de neuronesUn Accélérateur d'IA pour accélérateur d'intelligence artificielle (ou NPU, Neural Processing Unit) est une catégorie de microprocesseur ou de systèmes de calculs conçu pour accélérer un réseau de neurones artificiels, accélérer des algorithmes de vision industrielle et d'apprentissage automatique pour la robotique, l'internet des objets et autres taches de calculs-intensifs ou de contrôle de capteurs. Il s'agit souvent de conceptions multicœurs et se concentrant généralement sur l'arithmétique de faible-précision, des nouvelles architectures de flux de données ou de la capacité de calcul en mémoire.
Intel MICXeon Phi was a series of x86 manycore processors designed and made by Intel. It was intended for use in supercomputers, servers, and high-end workstations. Its architecture allowed use of standard programming languages and application programming interfaces (APIs) such as OpenMP. Xeon Phi launched in 2010. Since it was originally based on an earlier GPU design (codenamed "Larrabee") by Intel that was cancelled in 2009, it shared application areas with GPUs.
Cache de processeurUn cache de processeur est une antémémoire matérielle utilisée par l'unité centrale de traitement (CPU) d'un ordinateur pour réduire le coût moyen (temps ou énergie) de l’accès aux données de la mémoire principale. Un cache de processeur est une mémoire plus petite et plus rapide, située au plus près d'une unité centrale de traitement (ou d'un cœur de microprocesseur), qui stocke des copies des données à partir d'emplacements de la mémoire principale qui sont fréquemment utilisés avant leurs transmissions aux registres du processeur.
Registre de processeurUn registre est un emplacement de mémoire interne à un processeur. Les registres se situent au sommet de la hiérarchie mémoire : il s'agit de la mémoire la plus rapide d'un ordinateur, mais dont le coût de fabrication est le plus élevé, car la place dans un microprocesseur est limitée. Une architecture externe de processeur définit un ensemble de registres, dits architecturaux, qui sont accessibles par son jeu d'instructions. Ils constituent l'état externe (architectural) du processeur.
Unité de calcul en virgule flottantethumbnail|Le Motorola 68882, un coprocesseur arithmétique. Une unité de calcul en virgule flottante (UVF, en anglais floating-point unit, FPU) est une partie d'un processeur, spécialement conçue pour effectuer des opérations sur des nombres à virgule flottante. Tous les processeurs incorporent au moins l'addition, la soustraction et la multiplication. L'opération fused multiply–add (multiplication suivie d'une addition, avec un seul arrondi), requise par la norme IEEE 754 dans sa révision de 2008, est de plus en plus implémentée.
Zero ASICZero ASIC Corporation, formerly Adapteva, Inc., is a fabless semiconductor company focusing on low power many core microprocessor design. The company was the second company to announce a design with 1,000 specialized processing cores on a single integrated circuit. Adapteva was founded in 2008 with the goal of bringing a ten times advancement in floating-point performance per watt for the mobile device market.
VideoCoreVideoCore est une série de processeurs à la fois graphiques (GPU) et vidéo (VPU) utilisée dans le matériel embarqué, notamment d'architecture ARM de Broadcom. Le succès de la Raspberry Pi dans le domaine des logiciels libres et de Linux en particulier, a poussé Eric Anholt, ancien principal développeur des pilotes libres Mesa pour les processeurs graphiques d'Intel, à devenir employé de Broadcom pour créer un pilote 3D libre pour le VideoCore 4, nommé vc4. Il est entré dans Mesa 3D en , utilisant l'architecture Gallium3D.
Contrôleur hôte de busUn contrôleur hôte de bus (Host Bus Adapter en anglais, ou HBA) est une carte d'extension qui permet de connecter un système hôte (un ordinateur serveur et plus rarement un poste de travail) à un bus externe réseau de stockage. Ce nom est plus souvent employé dans le domaine du stockage SCSI ou FC, mais par extension il désigne aussi des cartes d'extension Ethernet, FireWire ou USB. L'utilisation de iSCSI a fait apparaître des cartes d'extension Ethernet qui sont en fait des HBA (équipées de circuits dédiés au traitement iSCSI).
Parallélisme (informatique)vignette|upright=1|Un des éléments de Blue Gene L cabinet, un des supercalculateurs massivement parallèles les plus rapides des années 2000. En informatique, le parallélisme consiste à mettre en œuvre des architectures d'électronique numérique permettant de traiter des informations de manière simultanée, ainsi que les algorithmes spécialisés pour celles-ci. Ces techniques ont pour but de réaliser le plus grand nombre d'opérations en un temps le plus petit possible.
Titan (supercalculateur)Titan est un superordinateur construit par Cray pour le Laboratoire national d'Oak Ridge dans le Tennessee. À partir de 2013, il effectue des calculs pour des projets scientifiques. Il s'agit en fait d'une mise à jour du système Jaguar installé à Oak Ridge, notamment par l'installation d'accélérateurs GPU Tesla K20X de Nvidia. Il affiche une puissance de calcul de . En , il est ainsi le supercalculateur le plus puissant au monde, devançant Sequoia.
