Procédé planar

droite|vignette| Photo de puce annotée d'une puce Fairchild Le procédé planar est un procédé de fabrication utilisé dans l'industrie des semi-conducteurs pour fabriquer les parties élémentaires d'un transistor et connecter ensemble les transistors ainsi obtenus. C'est le processus principal de fabrication des puces de circuits intégrés en silicium. Il utilise les méthodes de passivation de surface et d'oxydation thermique. Le procédé planar a été développé chez Fairchild Semiconductor en 1959 par Jean Hoerni, qui a adopté les méthodes de passivation de surface et d'oxydation thermique initialement développées par Mohamed M. Atalla aux Laboratoires Bell en 1957. Puis en 1959, le procédé planar de Hoerni fut à son tour la base de l'invention par Robert Noyce de la première puce de circuit intégré monolithique de Fairchild. Le concept clé du procédé planar est de visualiser un circuit dans sa projection bidimensionnelle (un plan), permettant ainsi l'utilisation de concept de tel que les négatifs de films pour masquer la projection de produits chimiques exposés à la lumière. Cela permet d'utiliser une série d'expositions sur un substrat (silicium) pour créer de l'oxyde de silicium (isolants) ou des régions dopées (conducteurs). Avec l'utilisation de la métallisation et les concepts d'isolement de jonction p – n et de passivation de surface, il est possible de créer des circuits sur une seule tranche de cristal de silicium à partir d'un barreau de silicium monocristallin. Le processus implique les procédés de base d'oxydation de dioxyde de silicium (SiO2), de gravure de SiO2 et de diffusion thermique. La dernière étape consiste à oxyder la totalité de la tranche avec une couche de SiO2, à graver des plots de contact sur les transistors et à déposer une couche métallique de couverture sur l'oxyde, connectant ainsi les transistors sans les câbler manuellement. En 1955, et Lincoln Derick des Laboratoires Bell (BTL) ont découvert par hasard que le dioxyde de silicium pouvait se développer sur le silicium.