Introduit des circuits logiques séquentiels et des éléments de mémoire, en se concentrant sur leur rôle dans les systèmes numériques et les applications pratiques.
Couvre l'analyse temporelle des circuits synchrones, en se concentrant sur les bascules, les contraintes temporelles et les problèmes de métastabilité.
Couvre le modèle structurel pour les circuits séquentiels, les réseaux logiques synchrones et les approches de synthèse séquentielle, y compris le retiming.
Couvre les défauts liés et non liés dans les systèmes VLSI, les algorithmes de test de mars, les chemins critiques et les tests de défaut de retard de chemin.
Couvre la génération de modèles vectoriels de test, la modélisation des défauts, les tests structurels et fonctionnels et la mise en œuvre de l'expansion dans le temps.
