Êtes-vous un étudiant de l'EPFL à la recherche d'un projet de semestre?
Travaillez avec nous sur des projets en science des données et en visualisation, et déployez votre projet sous forme d'application sur Graph Search.
Concept
Architecture de mémoire à multiples canaux
Résumé
L'architecture de mémoire à multiples canaux (ou architecture de mémoire multiplex) est une solution technique mise en place sur une carte mère permettant d'augmenter la bande passante entre la mémoire vive et le contrôleur de mémoire. Les contrôleurs de mémoire offrant l'architecture à multiples canaux utilisent deux, trois ou quatre canaux de données de , donnant ainsi une bande passante totale de , ou pour le transfert de données entre la mémoire vive et le processeur. Le principe est donc d'utiliser ces canaux en y attribuant chacun la communication avec une barrette mémoire. Les barrettes doivent avoir les mêmes caractéristiques puisqu'elles sont gérées par le même contrôleur de mémoire.
Dans certains cas, il est possible d'utiliser des barrettes qui ne sont pas identiques, par exemple, provenant de fabricants différents. Mais elles doivent absolument être de même capacité, de mêmes spécifications et avoir des puces de même architecture interne. Cependant, il est conseillé d'utiliser des paires identiques. D'ailleurs plusieurs fabricants de cartes mères ne vont officiellement supporter que les configurations dans lesquelles des barrettes absolument identiques sont utilisées.
L'introduction de cette technique sur les machines grand public a lieu en 2001 avec l'apparition du chipset nForce 420 de NVIDIA. Cette puce étant uniquement destinée aux processeurs AMD, il faut attendre 2003 et la sortie du chipset Intel E7205 pour pouvoir utiliser le canal double sur les plates-formes Intel.
L'architecture à multiples canaux d'un contrôleur mémoire permet d'augmenter le débit de données entre le microprocesseur et la mémoire centrale réduisant le goulot d'étranglement entre les deux. Le contrôleur mémoire détermine les types, capacités et vitesses de chaque barrette mémoire et détermine ainsi la vitesse et capacité totale de la mémoire du système. Il existe plusieurs façons de concevoir un contrôleur de mémoire ; jusqu'en 2001, la façon la plus courante était la configuration à canal simple.
À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.
Proximité ontologique