Êtes-vous un étudiant de l'EPFL à la recherche d'un projet de semestre?
Travaillez avec nous sur des projets en science des données et en visualisation, et déployez votre projet sous forme d'application sur Graph Search.
Concept
Nehalem
Résumé
La microarchitecture Nehalem est une microarchitecture x86 d'Intel, utilisée par les familles Nehalem et Westmere. Elle succède à Core, par rapport à laquelle elle apporte plusieurs changements majeurs, comme l'intégration du contrôleur mémoire et l'utilisation d'un nouveau bus de données système et inter-processeur (QPI). Les déclinaisons Clarkdale intègrent en outre un contrôleur PCI-Express.
Le premier processeur Nehalem a été le Core i7 920 sorti en . La microarchitecture suivante est Sandy Bridge.
Architecture multi-cœur modulaire.
Hyperthreading : chaque cœur peut traiter deux threads simultanément.
3 niveaux de mémoire cache dont deux dédiés à chaque cœur.
Contrôleur mémoire double ou triple canal intégré.
Bus système et inter-processeur QuickPath Interconnect (similaire au bus Hypertransport utilisé par AMD) ou DMI.
Second niveau de prédiction de branchement (second niveau de BTB (Branch Target Buffer))
Stockage des boucles logicielles après décodage (précédemment : avant décodage)
Macro fusion des instructions 64 bits (uniquement valable pour les instructions 32 bits sur le Core2)
Contrôleur graphique intégré (sur certains modèles)
Gestion d'énergie propre à chaque cœur.
Support natif de la virtualisation (selon modèles)
Instructions SSE4.2
L'architecture Nehalem est nativement multicœurs. De plus Intel a annoncé une conception modulaire permettant de proposer des variantes de cette architecture en fonction des divers segments du marché, avec plus ou moins de cœurs, de mémoire cache, de bus système et de contrôleurs mémoires.
La plupart des microprocesseurs modernes intègrent leur contrôleur mémoire, qui permet les échanges directs entre la mémoire vive et le processeur, sans passer par le chipset.
Intel QuickPath Interconnect
Certains modèles sont reliés au système par un bus nommé « QuickPath Interconnect ». Il est relativement similaire dans son principe à l'HyperTransport de son concurrent AMD, afin de fournir une bande passante mémoire optimale tout en éliminant au maximum les goulets d'étranglement.
Source officielle
À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.