Séance de cours
Test des systèmes VLSI
Description
Cette séance de cours couvre les concepts de défauts, d'erreurs et de défauts dans les systèmes VLSI, y compris les modèles de défauts tels que les défauts uniques bloqués et les défauts de pontage. Il explique la différence entre les tests fonctionnels et structurels, la question de la mise à l'échelle et de la complexité, et l'importance de l'effondrement des fautes et de la dominance des fautes. La séance de cours traite également des défis de multiples défauts bloqués, des défauts au niveau du transistor et de l'identification de la redondance et des défauts non testables.
Source officielle
À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.