Séance de cours

Simulation de défaut dans les tests VLSI

Description

Cette séance de cours couvre la simulation de défaut dans les tests VLSI, où un simulateur de défaut prédit le comportement d'un circuit défectueux pour déterminer la qualité du test, améliorer la qualité du produit et guider la génération de modèle de test. Il explique la couverture des pannes, les modèles de pannes, la chute des pannes, l'échantillonnage des pannes, les algorithmes de simulation des pannes, les types de simulateurs de pannes (séries, parallèles, déductifs, simultanés) et l'implémentation des modèles de pannes dans le simulateur. Le processus de simulation de défaut déductif, les règles de propagation pour les portes booléennes principales et la représentation compacte des règles de propagation sont également discutés, ainsi que des exemples pour illustrer la propagation des défauts à travers les circuits.

À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.