Séance de cours

VLSI Testing : Techniques et économie

Description

Cette séance de cours couvre l'analyse et la mise en œuvre des techniques de test pour les systèmes numériques VLSI, y compris la théorie des tests, la modélisation des défauts, la génération automatique de modèles de test et les mesures de testabilité. Il explore également la conception pour la testabilité, la conception de numérisation, l'auto-test intégré et la norme Boundary-Scan. Les étudiants acquerront une compréhension théorique des algorithmes de test IC populaires et des connaissances d'introduction des outils logiciels EDA de test. La séance de cours se penche sur la nécessité de tests VLSI, les méthodes de test standard, et l'intégration des techniques de test dans les différentes phases de développement VLSI. En outre, il discute de la logistique du cours, de la politique de notation des cours et de la relation entre les tests de circuits intégrés et les cours de conception VLSI.

À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.