Signal-flow graphA signal-flow graph or signal-flowgraph (SFG), invented by Claude Shannon, but often called a Mason graph after Samuel Jefferson Mason who coined the term, is a specialized flow graph, a directed graph in which nodes represent system variables, and branches (edges, arcs, or arrows) represent functional connections between pairs of nodes. Thus, signal-flow graph theory builds on that of directed graphs (also called digraphs), which includes as well that of oriented graphs.
AccelleraAccellera Systems Initiative (Accellera) is a standards organization that supports a mix of user and vendor standards and open interfaces development in the area of electronic design automation (EDA) and integrated circuit (IC) design and manufacturing. It is less constrained than the Institute of Electrical and Electronics Engineers (IEEE) and is therefore the starting place for many standards. Once mature and adopted by the broader community, the standards are usually transferred to the IEEE.
VerilogLe Verilog, de son nom complet Verilog HDL est un langage de description matériel de circuits logiques en électronique, utilisé pour la conception d'ASICs (application-specific integrated circuits, circuits spécialisés) et de FPGAs (field-programmable gate array). Le sigle anglais HDL -Hardware Description Language- signifie Langage de Description du Matériel. « Verilog HDL » ne doit pas être abrégé en VHDL, ce sigle étant utilisé pour le langage concurrent VHSIC Hardware Description Language.
ElastanceElectrical elastance is the reciprocal of capacitance. The SI unit of elastance is the inverse farad (F−1). The concept is not widely used by electrical and electronic engineers. The value of capacitors is invariably specified in units of capacitance rather than inverse capacitance. However, it is used in theoretical work in network analysis and has some niche applications at microwave frequencies. The term elastance was coined by Oliver Heaviside through the analogy of a capacitor as a spring.
SystemVerilogSystemVerilog est à la fois un langage de description, se basant pour cela sur Verilog, et un langage de vérification de matériel, permettant de faire de la simulation et vérification. Il est standardisé sous le numéro IEEE 1800 par l'Institute of Electrical and Electronics Engineers (IEEE). En 2020, le langage en était à la septième révision en 20 ans avec IEEE 1800-2017 publié en février 2018. Le développement de la norme est fait de façon transparente et collaborative, via le site accellera.mantishub.
Traitement analogique du signalLe traitement analogique du signal est un type de traitement du signal effectué sur des signaux analogiques continus par un processus analogique, par opposition au traitement numérique du signal discret où le traitement du signal est effectué par un processus numérique. Le terme analogique indique qu'on représente mathématiquement le signal comme une série de valeurs continues, contrairement au terme numérique, qui indique plutôt qu'on représente le signal par une série de valeurs discrètes.
Port (système)En dynamique des systèmes, un port est le lieu par lequel deux sous-systèmes interconnectés échangent de l'énergie. Ce lieu peut être un dispositif technique spécifiquement conçu pour échanger de l'énergie comme par exemple les quatre bornes d'un circuit électrique triphasé (correspondant aux trois phases plus le neutre), ou bien être plus abstrait ou plus diffus comme l'ensemble des surfaces extérieures d'un bâtiment qui échangent de la chaleur avec l'environnement sous les trois formes possibles (conduction, convection, rayonnement).
Filtre (audio)Dans le traitement du signal, un filtre est un appareil ou une fonction servant à retirer ou bien à accentuer ou réduire certaines parties du spectre sonore représentées dans un signal. Les filtres sont essentiels dans plusieurs fonctions des appareils électroniques (voir Filtre (électronique)). Nous ne traiterons ici que des filtres accessibles par des commandes dans les tranches des consoles de mixage et les égaliseurs qui permettent d'ajuster la tonalité des sons.
Electronic system-level design and verificationElectronic system level (ESL) design and verification is an electronic design methodology, focused on higher abstraction level concerns. The term Electronic System Level or ESL Design was first defined by Gartner Dataquest, an EDA-industry-analysis firm, on February 1, 2001. It is defined in ESL Design and Verification as: "the utilization of appropriate abstractions in order to increase comprehension about a system, and to enhance the probability of a successful implementation of functionality in a cost-effective manner.
Langage de description de matérielUn langage de description de matériel, ou du matériel (ou HDL pour hardware description language en anglais) est un langage informatique permettant la description d'un circuit électronique au niveau des transferts de registres (RTL). Celui-ci peut décrire les fonctions réalisées par le circuit (description comportementale) ou les portes logiques utilisées par le circuit (description structurelle). Il est possible d'observer le fonctionnement d'un circuit électronique modélisé dans un langage de description grâce à la simulation.
