Publication

DRAM Based on Hysteresis in Impact Ionization Single-Transistor-Latch

Publications associées (214)

À propos
Confidentialité
Mentions légales

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Connectez-vous pour utiliser Chat avec Graph Search

DRAM Based on Hysteresis in Impact Ionization Single-Transistor-Latch

Graph Chatbot

Chattez avec Graph Search

1T Capacitor-less DRAM cell based on asymmetric Tunnel FET design

Polarity-Controllable Silicon Nanowire Transistors with Dual Threshold Voltages

Cmos compatible non-volatile latch and d-flip flop using resistive switching materials

Design of Digital SoC for Operation at High Temperatures

Single event upset mitigation in low power SRAM design

4T Gain-Cell with internal-feedback for ultra-low retention power at scaled CMOS nodes

Multi-level wordline driver for robust SRAM design in nano-scale CMOS technology

Can 2D-Nanocrystals Extend the Lifetime of Floating-Gate Transistor Based Nonvolatile Memory?

Replica Technique for Adaptive Refresh Timing of Gain-Cell-Embedded DRAM

TSPC Flip-Flop Circuit Design with Three-Independent-Gate Silicon Nanowire FETs