Publication

Asymmetrically strained all-silicon Tunnel FETs featuring 1V operation

Résumé

This paper reports all-silicon asymmetrically strained Tunnel FET architectures that feature improved subthreshold swing and Ion/I off characteristics. We demonstrate that a lateral strain profile with a maximum of strain higher than 3GPa at the BTB source junction could act as an effective performance Tunnel FET enabling the cancelation of the drain threshold voltage. We study and report in detail the contributions of main technology boosters of all-silicon Tunnel FETs: (i) strained source, (ii) high-k gate dielectric, (iii) multiple-gate, (iv) oxide alignment to i-region and (v) channel length scaling, as an additive device optimization enabling future sub-IV operation. ©2009 IEEE.

À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.