Publication

Cost-Effective Design of Mesh-of-Tree Interconnect for Multi-Core Clusters with 3-D Stacked L2 Scratchpad Memory

Publications associées (106)

À propos
Confidentialité
Mentions légales

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Connectez-vous pour utiliser Chat avec Graph Search

Cost-Effective Design of Mesh-of-Tree Interconnect for Multi-Core Clusters with 3-D Stacked L2 Scratchpad Memory

Graph Chatbot

Chattez avec Graph Search

Temperature-Aware Runtime Power Management for Chip-Multiprocessors with 3-D Stacked Cache

Modeling of Two-Phase Evaporative Heat Transfer in Three-Dimensional Multicavity High Performance Microprocessor Chip Stacks

Parallel vs. Serial Inter-plane communication using TSVs

A Die-Level Post-CMOS Processing Protocol for Multi-Layer 3D Integration

Low Power 3D Serial TSV Link for High Bandwidth Cross-Chip Communication

Low Power 3D Serial TSV Link for High Bandwidth Cross-Chip Communication

3D-ICE: a Compact Thermal Model for Early-Stage Design of Liquid-Cooled ICs

A 110mW 6 Bit 36GS/S Interleaved SAR ADC for 100 GBE Occupying 0.048mm2 in 32nm SOI CMOS

Integration of Intra Chip Stack Fluidic Cooling using Thin-Layer Solder Bonding

3.5-D Integration: A Case Study

Parallel vs. Serial Inter-plane communication using TSVs

3D-ICE: a Compact Thermal Model for Early-Stage Design of Liquid-Cooled ICs

Low Power 3D Serial TSV Link for High Bandwidth Cross-Chip Communication

Temperature-Aware Runtime Power Management for Chip-Multiprocessors with 3-D Stacked Cache

A Die-Level Post-CMOS Processing Protocol for Multi-Layer 3D Integration

Low Power 3D Serial TSV Link for High Bandwidth Cross-Chip Communication

3.5-D Integration: A Case Study

Modeling of Two-Phase Evaporative Heat Transfer in Three-Dimensional Multicavity High Performance Microprocessor Chip Stacks

A 110mW 6 Bit 36GS/S Interleaved SAR ADC for 100 GBE Occupying 0.048mm2 in 32nm SOI CMOS

Integration of Intra Chip Stack Fluidic Cooling using Thin-Layer Solder Bonding