Séance de cours

Test des systèmes VLSI : BIST et Response Compaction

Description

Cette séance de cours couvre les principes des techniques d'auto-test intégré (BIST) et du compactage de réponse dans les systèmes VLSI. Il explique l'utilisation des registres à décalage à rétroaction linéaire (LFSR) pour générer des séquences pseudo-aléatoires et les avantages et inconvénients de BIST. La séance de cours se penche également sur les techniques de compactage de réponse telles que le compacteur de comptage, le compacteur de comptage de transition et le contrôle de parité. Il traite de la mise en œuvre du registre de signature à entrées multiples (MISR) et de l'observateur de blocs logiques intégré (BILBO) pour une analyse efficace des réponses. La séance de cours se termine par une discussion sur les points de test et leur impact sur la couverture des défauts dans les tests VLSI.

À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.