Met l'accent sur la mise en œuvre d'un générateur de fonctions carrées utilisant la technologie Speedgoat FPGA et les techniques de traitement du signal en temps réel.
Couvre la modélisation des circuits logiques séquentiels en VHDL, y compris les processus, les instructions de contrôle, les tongs, les compteurs et les registres.
Explore l'analyse de synchronisation statique dans la conception du système numérique, couvrant les exigences de temps de configuration et de maintien, les chemins critiques et les conditions de synchronisation.
Discute des techniques de synthèse logique pour concevoir des circuits numériques efficaces à partir de descriptions fonctionnelles et de tables de vérité.
Couvre l'analyse temporelle des circuits synchrones, en se concentrant sur les bascules, les contraintes temporelles et les problèmes de métastabilité.
Couvre les principes de la conception synchrone RTL, des circuits numériques personnalisés, de la visualisation des diagrammes Y, des classes de signaux et de la gestion de la hiérarchie.
