Test des systèmes VLSI : BIST et Response Compaction
Graph Chatbot
Chattez avec Graph Search
Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.
AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.
Explore la mise en œuvre d'algorithmes dans le matériel, couvrant les registres, les instructions de base, le langage de montage, et l'architecture von Neumann.
Explore le flux de conception du backend dans la conception ASIC semi-personnalisée, couvrant la mise en page, la génération d'arbre d'horloge et la préparation du ruban adhésif.
Explore l'évolution et l'importance des technologies d'interconnexion dans la conception VLSI, en se concentrant sur les géométries de fil et la capacité.
Explore les techniques de conception pour la testabilité dans les systèmes VLSI, couvrant les méthodes ad hoc et structurées, la conception de numérisation et les normes de test modernes.
Plonge dans la physique et la technologie des processus d'impression, en se concentrant sur les effets et les mécanismes influençant les modèles finaux.
Explore l'intégration de composants en silicium sur des feuilles polymères pour les systèmes intelligents, couvrant les défis, les techniques et les méthodes d'interconnexion.
Explore les techniques d'emballage MEMS avancées, y compris la technologie flip-chip et le collage au niveau des plaquettes pour le contrôle du stress et l'étanchéité hermétique.
