Publication

Dual-threshold-voltage configurable circuits with three-independent gate silicon nanowire FETs

Publications associées (76)

À propos
Confidentialité
Mentions légales

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Connectez-vous pour utiliser Chat avec Graph Search

Dual-threshold-voltage configurable circuits with three-independent gate silicon nanowire FETs

Graph Chatbot

Chattez avec Graph Search

Asymmetrically strained all-silicon multi-gate n-Tunnel FETs

Methodology for the Digital Calibration of Analog Circuits and Systems Using Sub-binary Radix DACs

Asymmetrically strained all-silicon Tunnel FETs featuring 1V operation

Leakage Current Reduction Using Subthreshold Source-Coupled Logic

Subthreshold SCL for Ultra-Low-Power SRAM and Low-Activity-Rate Digital Systems

Carbon-Based Field-Effect Transistors for Nanoelectronics

Double-Gate Pentacene TFTs with Improved Control in Subthreshold Region

Methodology for the Digital Calibration of Analog Circuits and Systems Using Sub-binary Radix DACs

DRAM Based on Hysteresis in Impact Ionization Single-Transistor-Latch

Subthreshold Source-Coupled Logic Circuits for Ultra Low Power Applications

Asymmetrically strained all-silicon multi-gate n-Tunnel FETs

Methodology for the Digital Calibration of Analog Circuits and Systems Using Sub-binary Radix DACs

Asymmetrically strained all-silicon Tunnel FETs featuring 1V operation

Double-Gate Pentacene TFTs with Improved Control in Subthreshold Region

Leakage Current Reduction Using Subthreshold Source-Coupled Logic

Subthreshold SCL for Ultra-Low-Power SRAM and Low-Activity-Rate Digital Systems

Carbon-Based Field-Effect Transistors for Nanoelectronics

DRAM Based on Hysteresis in Impact Ionization Single-Transistor-Latch

Methodology for the Digital Calibration of Analog Circuits and Systems Using Sub-binary Radix DACs

Subthreshold Source-Coupled Logic Circuits for Ultra Low Power Applications