Explore le flux de conception RTL, l'intégration au niveau de la puce, les cellules standard et l'analyse de synchronisation statique dans la conception VLSI.
Explore les techniques de test pour les systèmes VLSI numériques, couvrant la modélisation des défauts, la génération de modèles de test et la conception pour la testabilité.
Explore les défauts, les erreurs et les modèles de défauts dans les systèmes VLSI, en mettant l'accent sur l'effondrement des défauts et la domination.
Couvre la génération de modèles vectoriels de test, la modélisation des défauts, les tests structurels et fonctionnels et la mise en œuvre de l'expansion dans le temps.