Conception pour la testabilité: Techniques et matériel

Cette séance de cours couvre la conception des techniques de testabilité (DFT) dans les systèmes VLSI, en mettant l'accent sur la détection des défauts, la réduction du développement des tests et le temps d'exécution. Il explore les méthodes DFT ad-hoc et structurées, la conception de balayage et le fonctionnement de l'architecture de parcours de balayage. La présentation se penche sur les exigences matérielles, les procédures de mise en page de numérisation et l'évolution des tests traditionnels de PCB vers JTAG boundary scan. Il traite également de la norme IEEE 1149.1-1990 JTAG, de la logique de test du système et des signaux du contrôleur TAP. La séance de cours se termine par un aperçu des cellules boundary-scan, des vues de la chaîne de numérisation et des types d'instructions dans le processus JTAG.

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Séances de cours associées (42)

Concepts associés (46)

EE-530: Test of VLSI systems

Test of VLSI Systems covers theoretical knowledge related to the major algorithms used in VLSI test, and design for test techniques. Basic knowledge related to computer-aided design for test technique

Joint Test Action Group

Le JTAG (pour Joint Test Action Group) est le nom de la norme IEEE 1149.1 intitulée « Standard Test Access Port and Boundary-Scan Architecture », qui été normalisée en 1990. Le terme JTAG, désignant le groupe de travail qui a conçu la norme, est abusivement (mais très largement) utilisé au lieu du terme générique Boundary Scan, ou du sigle TAP (Test Access Port, port d'accès de test). La technique de boundary scan (littéralement, « scrutation des frontières ») est conçue pour faciliter et automatiser le test des cartes électroniques numériques.

Boundary scan

Boundary scan is a method for testing interconnects (wire lines) on printed circuit boards or sub-blocks inside an integrated circuit. Boundary scan is also widely used as a debugging method to watch integrated circuit pin states, measure voltage, or analyze sub-blocks inside an integrated circuit. The Joint Test Action Group (JTAG) developed a specification for boundary scan testing that was standardized in 1990 as the IEEE Std. 1149.1-1990.

Intégration à très grande échelle

L'intégration à très grande échelle (ou VLSI pour Very-Large-Scale Integration en anglais) est une technologie de circuit intégré (CI) dont la densité d'intégration permet de supporter plus de 100 000 composants électroniques sur une même puce. Elle a été réalisée pour la première fois dans les années 1980, dans le cadre du développement des technologies des semi-conducteurs et des communications. Les premières puces à semi-conducteurs supportaient un seul transistor chacune.

Test driven development

Test-Driven Development (TDD), ou développement piloté par les tests en français, est une méthode de développement de logiciel qui consiste à concevoir un logiciel par des itérations successives très courtes (ou petits pas), telles que chaque itération est accomplie en formulant un sous-problème à résoudre sous forme d'un test avant d'écrire le code source correspondant, et où le code est continuellement remanié dans une volonté de simplification. À l'origine, il s'agissait simplement d'écrire les tests avant de coder, et cette méthode s'appelait le Test-First Design.

Circuit intégré

Le circuit intégré (CI), aussi appelé puce électronique, est un composant électronique, basé sur un semi-conducteur, reproduisant une ou plusieurs fonctions électroniques plus ou moins complexes, intégrant souvent plusieurs types de composants électroniques de base dans un volume réduit (sur une petite plaque), rendant le circuit facile à mettre en œuvre. Il existe une très grande variété de ces composants divisés en deux grandes catégories : analogique et numérique.

Test des systèmes VLSI : BIST et Response Compaction EE-530: Test of VLSI systems

Couvre les techniques BIST, LFSR, Response Compaction, MISR et BILBO dans les systèmes VLSI.

Introduction aux transformateurs CS-208: Computer architecture I

Couvre les fondamentaux des processeurs, de la logique numérique à l'exécution de programme, y compris les composants comme ALU, fichier de registre, et la logique de contrôle.

Éléments de mémoire dynamique: Latchs et Flip-Flops EE-330: Digital IC design

Couvre les éléments de mémoire dynamiques, les verrous, les bascules, les paramètres de synchronisation, le décalage d'horloge et la canalisation synchrone.

Conception pour la testabilité: techniques et méthodes EE-530: Test of VLSI systems

Explore les techniques de conception pour la testabilité dans les systèmes VLSI, couvrant les méthodes ad hoc et structurées, la conception de numérisation et les normes de test modernes.

Conception de Datapath et de la logique de contrôle pour les instructions ISA CS-200: Computer architecture

Explore la conception de datapath et la logique de contrôle pour l'exécution des instructions ISA, en mettant l'accent sur le contrôle filaire et l'analyse des performances.