Couvre la génération d'impulsions, la détection de bord, les erreurs de conception courantes et les signaux d'horloge / réinitialisation dans les circuits logiques.
Explore le flux de conception du backend dans la conception ASIC semi-personnalisée, couvrant la mise en page, la génération d'arbre d'horloge et la préparation du ruban adhésif.
Couvre la vérification de la synchronisation, la modélisation du retard de la porte, le retard du réseau, les chemins sensibilisables et l'analyse du chemin critique dans les circuits numériques.
Explore les techniques de test pour les systèmes VLSI numériques, couvrant la modélisation des défauts, la génération de modèles de test et la conception pour la testabilité.
Explore la construction et les concepts clés des systèmes numériques, y compris la représentation binaire, les différences matériel-logiciel et les options de mise en œuvre.
Explore les défauts, les erreurs et les modèles de défauts dans les systèmes VLSI, en mettant l'accent sur l'effondrement des défauts et la domination.
Explore la génération de vecteurs de test, les algorithmes ATPG, la couverture des défauts et la sensibilisation au chemin dans les systèmes VLSI.
Graph Chatbot
Chattez avec Graph Search
Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.
AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.