Cache de processeurUn cache de processeur est une antémémoire matérielle utilisée par l'unité centrale de traitement (CPU) d'un ordinateur pour réduire le coût moyen (temps ou énergie) de l’accès aux données de la mémoire principale. Un cache de processeur est une mémoire plus petite et plus rapide, située au plus près d'une unité centrale de traitement (ou d'un cœur de microprocesseur), qui stocke des copies des données à partir d'emplacements de la mémoire principale qui sont fréquemment utilisés avant leurs transmissions aux registres du processeur.
Unité de gestion de mémoireUne unité de gestion mémoire (MMU pour memory management unit), parfois appelée unité de gestion de mémoire paginée (PMMU pour paged memory management unit), est un composant permettant de contrôler les accès qu'un processeur fait à la mémoire de l'ordinateur dans lequel il est placé. À l'époque des premiers microprocesseurs, il s'agissait d'un circuit intégré dédié. Puis le MMU a été intégré aux microprocesseurs, à partir du 80286 pour la gamme Intel x86, à partir du 68030 pour la gamme Motorola 680x0.
NX BitLe NX Bit, pour No eXecute, est une technique de protection d'espace exécutable utilisée dans les processeurs pour dissocier les zones de mémoire contenant des instructions, donc exécutables, des zones contenant des données, protégeant le système des virus et chevaux de Troie utilisant les failles de dépassement de tampon. Le NX Bit est intégré pour la première fois sur les processeurs AMD, d'abord sur les processeurs Opteron en avril 2003, puis sur les processeurs Athlon en septembre 2003.
Table des pagesdroite|vignette|Relations entre les pages adressée par les adresses virtuelles et les pages en mémoire physique. La mémoire physique peut contenir des pages appartenant à de nombreux processus. Les pages peuvent être conservées sur disque si elles sont rarement utilisées ou si la mémoire est pleine. Dans le diagramme ci-dessus, certaines pages ne sont pas dans la mémoire physique. La table des pages est la structure de données utilisée par un système de mémoire virtuelle dans un système d'exploitation pour stocker les correspondances entre adresses virtuelles et adresses physiques.
Segmentation (informatique)En informatique, la segmentation est une technique de découpage de la mémoire. Elle est gérée par l'unité de segmentation de l'unité de gestion mémoire (dite MMU, Memory Management Unit), utilisée sur les systèmes d'exploitation modernes, qui divise la mémoire physique (dans le cas de la segmentation pure) ou la mémoire virtuelle (dans le cas de la segmentation avec pagination) en segments caractérisés par leur adresse de début et leur taille (décalage).
NehalemLa microarchitecture Nehalem est une microarchitecture x86 d'Intel, utilisée par les familles Nehalem et Westmere. Elle succède à Core, par rapport à laquelle elle apporte plusieurs changements majeurs, comme l'intégration du contrôleur mémoire et l'utilisation d'un nouveau bus de données système et inter-processeur (QPI). Les déclinaisons Clarkdale intègrent en outre un contrôleur PCI-Express. Le premier processeur Nehalem a été le Core i7 920 sorti en . La microarchitecture suivante est Sandy Bridge.
Sandy Bridgevignette|Vue du dessous du même processeur Sandy Bridge est la microarchitecture de processeurs x86 d’Intel qui succède à Nehalem. Elle se décline en deux familles de processeurs ci-après détaillées : Sandy Bridge et Ivy Bridge. Les processeurs utilisant cette architecture sont gravés en ou en , et sont commercialisés depuis janvier 2011. Malgré la finesse accrue, le procédé de gravure reste le même que pour tous les microprocesseurs Intel depuis Penryn (utilisation d'oxyde d'hafnium comme isolant au sein des transistors des processeurs).
Haswell (microarchitecture)Haswell est la micro-architecture de processeurs x86-64 d'Intel qui succède à la micro-architecture Sandy Bridge à partir du . Cette architecture éponyme se décline en deux familles de processeurs ci-après détaillées : Haswell (du même nom) et Broadwell.
Control registerA control register is a processor register that changes or controls the general behavior of a CPU or other digital device. Common tasks performed by control registers include interrupt control, switching the addressing mode, paging control, and coprocessor control. When IBM developed a paging version of the System/360, they added 16 control registers to the design for what became the 360/67. IBM did not provide control registers on other S/360 models, but made them a standard part of System/370, although with different register and bit assignments.
Architecture de type HarvardL’architecture de type Harvard est une conception des processeurs qui sépare physiquement la mémoire de données et la mémoire programme. L’accès à chacune des deux mémoires s’effectue via deux bus distincts. Le nom de cette structure vient du nom de l’université Harvard où une telle architecture a été mise en pratique pour la première fois avec le Mark I en 1944. Avec deux bus distincts, l’architecture dite de Harvard permet de transférer simultanément les données et les instructions à exécuter.
