Explore les défauts, les erreurs et les modèles de défauts dans les systèmes VLSI, en mettant l'accent sur l'effondrement des défauts et la domination.
Couvre la génération de modèles vectoriels de test, la modélisation des défauts, les tests structurels et fonctionnels et la mise en œuvre de l'expansion dans le temps.
Discute des techniques de synthèse logique pour concevoir des circuits numériques efficaces en utilisant des minterms, des maxterms et de nouvelles portes comme XOR et XNOR.
Couvre les défauts liés et non liés dans les systèmes VLSI, les algorithmes de test de mars, les chemins critiques et les tests de défaut de retard de chemin.
Discute des techniques de synthèse logique pour concevoir des circuits numériques efficaces à partir de descriptions fonctionnelles et de tables de vérité.
