Explore le flux de conception RTL, l'intégration au niveau de la puce, les cellules standard et l'analyse de synchronisation statique dans la conception VLSI.
Introduit des schémas de configuration dans les circuits intégrés, couvrant les règles de conception, les schémas physiques et la prévention du verrouillage CMOS.
Couvre les techniques d'optimisation de la mise en page pour la conception des circuits CMOS, y compris la mise en page à centroïde commune, le calibrage MOSFET, la simulation de gain et l'analyse des performances.
Explore le flux de conception du backend dans la conception ASIC semi-personnalisée, couvrant la mise en page, la génération d'arbre d'horloge et la préparation du ruban adhésif.
